Mario Romero.- En la frenética carrera de los fabricantes por ofrecer más potencia en menos espacio, con chips cada vez más rápidos para poder cumplir con las exigencias en el área de IA, ahora surge un cambio alternativo ante tanto frenesí.
Más capacidad de cálculo, más velocidad, más margen para hacer cosas que antes parecían fuera de alcance es una lógica que está por agotarse, pues no se puede avanzar si no se consume más energía, por ende, los costos suben.
Ante ello ahora se abre paso una idea menos llamativa, pero cada vez más difícil de ignorar y es el avance se medirá por cuánta energía necesita para lograrlo.
La firma taiwanesa TSMC, probablemente hoy en dia la más importante del rubro de fabricación de chips, está dando señales fuertes sobre nuevos caminos y opciones.
Según Reuters, Kevin Zhang,VP senior de desarrollo de negocio, explicó en una conferencia que sus clientes están poniendo cada vez más atención en las mejoras de rendimiento que no disparen el consumo.
La presión llega desde perfiles muy distintos, desde fabricantes de smartphones hasta operadores de centros de datos de IA, todos con una preocupación que hemos visto crecer en el último tiempo y dic relación con el costo de la electricidad y disponibilidad de la energía.
TSMC no se ha limitado a describir un cambio de prioridades y de paso lo ha situado en su calendario tecnológico con A14, una futura tecnología de fabricación prevista alrededor de 2028.
La firma espera que ese proceso ofrezca más de un 20% de mejora en rendimiento y, al mismo tiempo, reduzca el consumo hasta un 30% respecto a N2, el proceso que la compañía toma como referencia en esa comparación.
La clave es que no hablamos de un procesador específico, sino del método con el que podrán fabricarse chips posteriores.
TSMC ha decidido no utilizar High-NA EUV, la litografía asociada a los equipos más avanzados y ambiciosos de ASML, en sus procesos A13 y A12 previstos para 2029.
Huawei entra en esta conversación con Tau Scaling Law, una propuesta que busca mejorar el rendimiento acelerando el movimiento de datos dentro de los chips y la idea desplaza parte del foco desde el transistor hacia la arquitectura y la integración, dos terrenos que ganan peso cuando no basta con fabricar componentes más pequeños.
En esa misma línea aparece LogicFolding, que Huawei presenta como un posible paso más allá del apilado 3D tradicional, pero que dependerá de nuevas herramientas de diseño para arquitecturas plegadas y de mejores soluciones de disipación para dispositivos que van desde teléfonos hasta centros de datos de IA.
El panorama se pone entretenido.
0
0
44
