Mario Romero.- Tanto la Ley Tau de Huawei como la tecnología CoPoS de TSMC son la confirmación de que la industria de los semiconductores ha llegado a un punto de inflexión.
Como la Ley de Moore (hacer los transistores más pequeños en silicio) se está agotando por límites físicos y económicos, el futuro de la Inteligencia Artificial ya no se decide solo en la oblea, sino en el empaquetado avanzado y la arquitectura tridimensional.
Sin embargo, el origen de cada propuesta es completamente distinto pues la Ley Tau de Huawei es una salida creativa al veto geopolítico, la cual fue presentada por He Tingbo, presidenta de la división de chips de Huawei, que representa un principio teórico y filosófico que propone dejar de obsesionarse con la miniaturización física de los transistores.
El problema de Huawei
Debido a las sanciones y el bloqueo de acceso a las máquinas litográficas más avanzadas de ASML (como las EUV de alta apertura), China tiene serias dificultades para fabricar chips en nodos de vanguardia (como los 3nm o 2nm).
La solución (Ley Tau)
Se centra en reducir el tiempo de propagación de las señales dentro de un sistema.Huawei argumenta que el rendimiento puede mejorar drásticamente acortando las rutas físicas que recorren los datos, utilizando tecnologías como LogicFolding (diseños 3D de alta densidad) y UnifiedBus.
Prometen lograr la equivalencia en rendimiento y densidad de un sistema de 1.4 nm para el año 2031, pero utilizando procesos de fabricación menos avanzados. Es decir, compensar la falta de litografía de punta con un diseño tridimensional hiperoptimizado.
TSMC CoPoS: Fuerza bruta y escala comercial para el liderazgo global
CoPoS (Chip-on-Panel-on-Substrate) es la próxima evolución comercial de TSMC para superar los límites físicos de su actual y exitosa tecnología CoWoS (usada en las GPU Hopper y Blackwell de NVIDIA).
El problema de TSMC
La IA exige aceleradores cada vez más gigantescos. Llegará un punto en el que los chips de IA (junto a sus enormes memorias HBM y chiplets) simplemente no cabrán en las obleas redondas tradicionales sin que los costes se disparen o el material se deforme.
La solución (CoPoS)
En lugar de construir sobre obleas circulares, CoPoS «paneliza» el proceso utilizando grandes paneles rectangulares. Además, introduce sustratos con núcleo de vidrio intercalados con capas ABF para evitar que el chip se doble o deforme debido al colosal tamaño. Esto permitirá crear empaquetados que superen en más de 9 veces el tamaño de una retícula estándar.
El objetivo
Mantener el monopolio de la fabricación de los superchips de IA de próxima generación (como la futura arquitectura Feynman de NVIDIA prevista para la era de CoPoS hacia 2028-2029) y frenar la presión competitiva de Intel con su tecnología EMIB.
CoPoS significa Chip-on-Panel-on-Substrate (Chip en Panel sobre Sustrato) y es la nueva tecnología de empaquetado avanzado en la que trabaja TSMC, diseñada para convertirse en la sucesora de su famosísima tecnología actual, CoWoS(Chip-on-Wafer-on-Substrate), con la que hoy se fabrican las codiciadas GPU de IA de NVIDIA (como Hopper o Blackwell).
Para entenderlo de forma muy sencilla: CoPoS es la transición de fabricar «en redondo» a fabricar «en rectangular», sumando el uso de vidrio en el proceso.
Investigación TransMedia.cl – Fuentes : TSMC- Huawei- Digitimes – Nikkei Asia
0
0
44
