Icono del sitio TransMedia

Samsung anticipa sus planes para fabricar sus chips y desafía a Huawei y su»Ley Tau» con nueva tecnología a solo 1 nm

 

 

Investigación TransMedia.- Samsung Foundry impulsa la adopción de las máquinas de fabricación de chips más avanzadas, utilizando High-NA EUV, para su nodo de proceso de 1 nm y el uso comercial completo de las máquinas de fabricación de chips High-NA EUV comenzará con el nodo de 1 nm (A10), que se espera que se envíe alrededor de 2030.

La compañía había planeado usar High-NA EUV para los nodos de 2 nm y 1.4 nm, pero dice que el ecosistema de soporte no está listo.

La batalla global por la supremacía en la fabricación de chips ha alcanzado un nuevo punto de inflexión. Mientras Samsung Foundry ha reestructurado su hoja de ruta oficial para comercializar su proceso de 1 nanómetro (nodo SF1A / A10) de la mano de litografía ultravioleta extrema de alta apertura numérica (High-NA EUV) hacia finales de la década, la gigante china Huawei intenta acortar distancias apelando a una vía alternativa denominada la «Ley de escalado Tau».

Samsung fija la meta de los 1 nm con litografía de última generación

Durante la Conferencia de Litografía y Patrón de Próxima Generación (NGL), ChangMin Park, vicepresidente y máster del Centro de I+D de Semiconductores de Samsung Electronics, confirmó que la compañía surcoreana destinará la tecnología de litografía High-NA EUV (ASML Twinscan EXE) a la producción masiva de sus nodos de 1 nm previstos alrededor de 2030.

Samsung ha optado por afinar sus procesos de 2 nm (SF2) y postergar el nodo de 1.4 nm (SF1.4) hacia 2029, concentrando la artillería pesada del High-NA EUV en el salto definitivo hacia la escala sub-nanométrica (A10 / 10 ángstroms).

Con este movimiento, Samsung Foundry busca no solo disputar el liderazgo absoluto a TSMC, sino consolidar una ventaja física determinante en densidad de transistores y eficiencia energética para chips de inteligencia artificial y movilidad.

La respuesta de Huawei: La «Ley Tau» y la arquitectura LogicFolding

El avance de los gigantes globales expone el desafío que enfrenta China bajo las restricciones comerciales de EE. UU., las cuales prohíben la exportación de herramientas de fotolitografía avanzada como las máquinas EUV de ASML.

«Para el año 2031, alcanzaremos una densidad de integración equivalente al nivel de proceso de 1,4 nanómetros mediante la nueva Ley Tau.»

He Tingbo, Presidenta de Semiconductores de Huawei.

Un golpe al calendario de la serie Kirin

La brecha temporal destaca el impacto de las dinámicas actuales de la industria pues mientras Huawei prevé alcanzar el rendimiento equivalente a 1.4 nm recién en 2031 mediante técnicas como el apilamiento y reducción de retraso de señal eléctrica (), fundiciones como Samsung y TSMC prevén fabricar chips a 1.4 nm y 1 nm de forma nativa entre 2029 y 2030.

Retos térmicos

Analistas de la industria señalan que la arquitectura LogicFolding de Huawei enfrenta importantes retos de disipación de calor al comprimir y apilar circuitos planos en tres dimensiones, un aspecto crítico para los futuros procesadores Kirin orientados a smartphones.

Escalabilidad masiva

El despliegue de Samsung con High-NA EUV permitirá la impresión de patrones únicos (single patterning), reduciendo costes de producción y multiplicando la densidad real de transistores en comparación con las soluciones de diseño de circuito.

A pesar de las ambiciones de Huawei por evitar el cuello de botella litográfico mediante la física de diseño, el salto acelerado de Samsung hacia la era angular y sub-nanométrica reafirma la distancia tecnológica entre la vanguardia de la fundición comercial y los esfuerzos de independencia del mercado chino.

Esto, desde el punto de vista comercial y estrategias de empresa, supone un golpe a la mesa del proyecto planteado en junio pasado por Huawei y su apuesta a largo plazo para fabricar sus propios chips bajo el concepto de Ley Tau y la impresión de chips.

Huawei tenía planeado ofrecer al mercado local sus chips a 1.4 nm para el 2031 y ahora Samsung no solo reducirá los plazos, sino que el proceso de fabricación de sus chips.

Fuentes consultadas: ZDNet KoreaTom’s HardwareTrendForceDiscurso Inaugural IEEE ISCAS (Shanghai)South China Morning Post / Chosun IlboXataka / Geeknetic.

Please follow and like us:
0
0
44
Salir de la versión móvil