Mario Romero.- La nueva tecnología de los ahora denominados chip Kirin 2026 con el nuevo diseño LogicFolding dice relación con la Ley de Escalado de Tao (τ) en lugar de la Ley de Moore para aplicar la escala de tiempo y aumentar la densidad a través de LogicFolding.
Según Huawei, LogicFolding se puede utilizar para comprimir continuamente el retraso de la propagación de la señal y mejorar constantemente la densidad del transistor, lo que impulsará la evolución continua de los semiconductores y los sistemas electrónicos.
VENTAJAS
La versión 2026 del chip Kirin consistirá en 238 mtr/mm2, o 240 millones de transistores por milímetro cuadrado, un salto del 53,5% en comparación con el diseño convencional del chip 2D, lo cual significa que es alrededor de 40 millones menos que la densidad del transistor del chip de 3 nm de TSMC.
Vale la pena mencionar que la mejora de la densidad de transistores de TSMC e Intel para cada generación de proceso después de 10nm es solo de alrededor del 20%-30%, y después de 2nm, TSMC solo vio una mejora de la densidad de alrededor del 10%.
En base a lo expuesto, Huawei no solo duplicó la densidad, sino que también aumentó la eficiencia energética del núcleo de rendimiento en un 41 % con una frecuencia de reloj máxima del 12,7 %.
Huawei a su vez, aprovechó la ocasión del anuncio para dar a conocer su hoja de ruta, comenzado con el próximo chip Kirin que llegará a 3,1 GHz, pero en los próximos años, la compañía agregará un gran impulso a su densidad y frecuencia de transistores.
2023 – Frecuencia P-Core de 126 MTr/mm2 y 2,6 Hz
2024 – 126 MTr/mm2 y frecuencia P-Core de 2,65 Hz
2025 – 155 MTr/mm2 y frecuencia P-Core de 2,75 Hz
2026 – 238 MTr/mm2 y frecuencia P-Core de 3,1 Hz
2027 – 252 MTr/mm2 y frecuencia P-Core de 3,39 Hz
2028 – 266 MTr/mm2 y 3,71 Hz de frecuencia P-Core
2029 – 277 MTr/mm2 y frecuencia P-Core de 4,0 Hz
2030 – 292 MTr/mm2 y frecuencia P-Core de 4,3 Hz
2031 – Más de 400 MTr/mm2 y frecuencia P-Core de 5,0 Hz
